PCle 6.0让带宽又翻倍，数据传输再添新选择，哪些产业将直接获益？

2022-07-07 19:00:02  信息编号：K222483  浏览次数：617

PCI-SIG在2019年6月开始PCIe 6.0规范的相关制定工作，在经历了两年零七个月后，PCI-SIG在2022年1月正式向其成员发布PCIe 6.0规范。新规范是在PCIe 5.0规范发布不到三年后推出的，同时也兑现了PCI-SIG的许诺，即每发布一个PCIe新规范就会让带宽翻倍。

PCIe 6.0规范的发布，将有利于数据密集型市场，比如高性能计算（HPC）、数据中心、边缘计算、人工智能和机器学习（AI/ML）、汽车、物联网（IoT）以及航空航天等，并进一步加强了PCI Express作为高速互联的接口。

PCle 6.0是如何实现带宽飞跃的？

PCIe 6.0的带宽是上一代的2倍，具有以下特性：

每个引脚的数据传输速率可高达64GT/s

通过新的低功耗状态提高电源效率

经济高效的性能

高性能的数据加密与完整性

向后兼容之前的版本

PCIe 6.0实现带宽飞跃的一种方式就是改变电气信号调制方案，即从传统的不归零（NRZ）信号转变为使用脉冲幅度调制技术的四电压电平（PAM-4）信号。

在前几代PCIe中，NRZ位在每个单位时间间隔（UI）中是以1或0的形式串行传输的。而采用PAM-4时，则可以在与NRZ相同的单位间隔中获得四个值。由此，无需让信号速率加倍，即可实现数据速率翻倍。四个电压电平将生成三个眼图，而眼图高度和眼图宽度则有所减小。为了减少信号中的错误，PCIe采用了格雷编码，即一次只改变一位。对于模拟信号，预编码有助于减少错误。而对于数字信号，前向纠错（Forward Error Correction）可降低误码率。

但是，这样难道不会显著增加延迟吗？

并不会。因为PCI-SIG提出了一种简洁的方式来实现轻量级FEC，它利用了现有的重试机制，因此不会导致延迟问题。

与PCIe 5.0相比，PCIe 6.0可提供更高的带宽（2x），但由此增加的延迟却几乎为零。

PCle 6.0先行者：固态硬盘

虽然PCIe 4.0和PCIe 5.0正在普及，但固态硬盘（SSD）已经开始率先采用PCIe 6.0。

以上图为例，仔细观察图中机架单元的盒内结构，就会发现CPU与加速器及SSD相连，而加速器与智能网卡（NIC）相连，这些都属于PCIe插槽。在从PCIe 5.0过渡到PCIe 6.0时，U.2外形尺寸将逐步被淘汰，PCIe 6.0很可能支持U.3、EDSFF（企业和数据中心标准外形尺寸）和OCP（开放计算项目）3.0。

由于SSD SoC与NVMe（非易失性内存主机控制器接口规范）或闪存以及根联合体处理器相连，因此带宽要求会非常高。但SSD会受限于SSD插槽的带宽，而后者又受PCIe数据速率控制，这意味着SSD在同一通道下可获得双倍带宽，而这也是SSD率先采用PCIe 6.0的原因所在，对于开拓市场，优势很明显。同时，面向根联合体处理器的生态系统也已成形。

在meta的推动下，开放计算项目（OCP）正在开发一种可用于所有接口的通用外形尺寸。NIC、SSD及其他组件一直都有自己的外形尺寸，而OCP的愿景就是让所有这些接口都使用一种通用外形尺寸。参与meta生态系统的公司正在开发采用OCP 3.0外形尺寸的设备，而PCIe 6.0将会支持该外形尺寸。

多世代并行竞争仍会持续

当前PCIe 4.0仍未充分普及，PCIe 5.0便已进入市场，接着又诞生了PCIe 6.0，这也让PCIe的升级路线出现分歧。整体而言，PCIe 6.0规格才刚问世，预期最快两年后才会有实际产品，产品市场仍需观察，目前主要问题出在PCIe 4.0与5.0之间。

固然目前PCIe 4.0的产品应用要比5.0成熟许多，但到了2022年下半与2023年初以后，PCIe 5.0的产品选择将比现在丰富许多，成本也将下降，届时对于既有的PCIe 3.0用户来说，便有升级到PCIe 4.0或直接跳到5.0的两种选择。

短期来看，可能会形成PCIe 4.0与5.0高低规混合应用的形势，通用型主机与周边装置使用成本较低的PCIe 4.0，高效能型主机与周边则用PCIe 5.0。但长期来看，若PCIe 5.0组件与周边的成本下降得够快，那么直接跳到5.0世代或许更具吸引力。PCIe 5.0平台可视情况使用5.0、4.0或3.0的周边装置，但PCIe 4.0平台则无法发挥5.0设备的效能，因而直接升级使用5.0平台，将是更具灵活性的选择。